“머리카락 두께 20분의 1…회로 선폭으로 승부한다” 삼성전기의 FCBGA 자신감

▲황치원 삼성전기 패키지개발팀장(상무)이 반도체패키지기판을 소개하고 있다. (사진제공-삼성전기)

황치원 삼성전기 패키지개발팀장(상무)이 22일 서울 중구 태평로빌딩에서 ‘제품 학습회(SEMinar)’를 열고 이같이 말했다.

최근 중앙처리장치(CPU)와 그래픽처리장치(GPU), 애플리케이션프로세서(AP), 신경망처리장치(NPU) 등 반도체 성능이 진화하며 ‘플리칩 볼그리드 어레이(FCBGA)’ 기판은 단순 연결 기능을 넘어 프로세서의 성능 개선 역할까지 발전하고 있다. FCBGA는 차세대 반도체 포장(패키지) 기판 중 하나다. 반도체칩과 메인 기판을 연결해 전기 신호를 전달하고, 외부 충격으로부터 반도체의 보호하는 필수적인 역할을 한다.

삼성전기는 2026년까지 서버와 AI 전장, 네트워크 등 고부가 FCBGA 제품의 비중을 50% 이상으로 확대할 계획이다. 7월에는 글로벌 반도체 기업 AMD와 고성능 컴퓨팅(HPC) 서버용 FCBGA 공급 계약을 맺고 제품 양산을 시작했다.

삼성전기는 반도체기판 분야에서 초격차 기술력을 유지하기 위해 투자금액 1조9000억 원에 달하는 대규모 투자를 통해 부산과 베트남 신공장을 첨단 하이엔드 제품 양산기지로 운영하고 있다. 이 공장은 AI 딥러닝 기술로 데이터에 기반한 실시간 분석을 통해 제품을 양산하고 있다.

반도체 칩이 두뇌라면, 반도체기판은 뇌를 보호하는 뼈와 뇌에서 전달하는 정보를 각 기관에 연결해 전달하는 신경과 혈관이다.

반도체 칩은 메인 기판과 서로 연결돼야 하는데 메인 기판의 회로는 반도체보다 미세하게 만들기가 불가능하다. 반도체 칩의 단자 사이 간격은 100um(마이크로미터)로 A4 두께 수준인 반면, 메인 기판의 단자 사이 간격은 약 350um로 4배 정도 차이가 난다. 반도체 칩과 메인 기판 사이에서 다리 역할을 하는 것이 반도체기판이다.

▲삼성전기 반도체패키지기판 (사진제공-삼성전기)

반도체기판을 만들기 위해 필요한 핵심 기술은 ‘미세 가공 기술’ 과 ‘미세 회로 구현’이다.

전자기기의 기능이 많아질수록 필요한 부품도 많아지고 신호 전달에 필요한 회로가 많이 필요하고 복잡해진다. 한정된 기판 면적 안에 많은 길(회로)을 만들어야 하기 때문에 여러 층으로 만들어야 한다.

층간에도 회로가 연결돼야 하기 때문에 구멍을 뚫어 전기적으로 연결하기 위한 도금 과정을 거친다. ‘비아(Via)’라는 구멍이다. 오차 없이 정확히 뚫기 위해서는 정교한 가공 기술력이 필요하다. 삼성전기는 A4용지 두께 10분의 1 수준인 10um 비아를 구현할 수 있다.

회로 선폭과 간격도 미세화하고 있는데, 삼성전기는 머리카락 두께 20분의 1인 5um 이하 수준의 회로 선폭을 구현할 수 있는 미세회로 형성 기술을 보유하고 있다.

최근에는 패키지 전체의 성능을 끌어올리기 위해 여러 가지 반도체 칩을 반도체기판 위에 올려 기능을 향상한 멀티 패키지 형태의 제품들이 나오고 있다.

빅데이터와 AI 기술 확대와 함께 FCBGA는 대형화, 층수 확대, 미세 회로 구현, 소재 융복합화 등 높은 기술이 요구된다. 이에 따라 삼성전기의 FCBGA 제품에 대한 수요도 증가할 것으로 전망된다.

▲황치원 삼성전기 패키지개발팀장(상무)이 반도체패키지기판을 소개하고 있다. (사진제공-삼성전기)

‘삼성전기는 FCBGA에서 대만과 일본의 일부 회사보다 후발주자였고 시장 점유율도 낮은데, 이들과 차별화할 수 있는 부분이 있는지’를 묻는 취재진의 질문에 황치원 팀장은 “후발주자는 맞지만 기술력으로는 절대 뒤처지지 않는다”며 “생산능력에서도 우리의 강점이 있고, 전력 부분을 선두하고 있기 때문에 이를 내세운 제품군에서는 밀리지 않는다”고 자신감을 드러냈다.